光芯片时代，CPO 挤进算力核心赛道

　　■ 郭勇

　　在AI时代，能够被“算力霸主”NVIDIA盯上，CPO 究竟有何过人之处？

　　巨头争相挤进CPO赛道

　　一年多前，硅光子与CPO 两大光电整合技术还仅是特定领域才会关注的项目，而现在，CPO 已成为众多巨头争抢的“香饽饽”。

　　近期，台积电与博通联合开发的微环调制器已通过3nm 试产，为顶级AI 芯片集成到CPO 模块奠定基础；Marvell 宣布其下一代定制XPU 架构将采用共封装光学 (CPO) 技术，IBM 也宣布研究人员开创了一种新型共封装光学（CPO）工艺；有供应链消息称英伟达或将于2025 年3 月召开的GTC 大会推出CPO 交换机新品，若进展顺利，今年8 月即可实现量产。从大厂们的动作看，CPO 已成AI 时代的大势所趋。

　　CPO 全称为Co-PackagedOptics，中文译为光电共封装，是一种新型光电子集成技术。通过进一步缩短光信号输入和运算单位之间的电学互联长度，CPO 在提高光模块和ASIC 芯片之间互联密度的同时，实现了更低功耗，已成为解决未来数据运算处理中海量数据高速传输问题的重要技术途径。

　　在2023 年2 月发表的一篇研究论文中，英伟达研究人员曾直言：“现在，随着CPO 面世，我们正处于新一场重大变革的边缘。在CPO 架构中，光学器件将和ASIC 封装在一起，以降低能耗、实现更高带宽。虽然十年前CPO就已开启系统部署，但最近的一系列研究演示以及相关产品说明都表明，未来几年，CPO 将得到市场广泛采用。”

　　成本与功耗双降的CPO

　　单比特成本和功耗的降低需求是CPO 技术备受青睐的关键，算力时代，由于光接口依赖于数模混合的交换芯片串行器/ 解串器（SerDes）技术，其能效演进低于ASIC 部分，光接口的单比特成本和功耗下降的速率远落后于交换机 ASIC 部分，为了进一步降低功耗，需要通过缩短 SerDes 的距离或者减少SerDes 的数量来降低功耗，因此在光互联的系统结构上出现了很多新型技术，如 OBO、NPO、CPO 等。

　　而CPO 方案通过将光引擎与交换芯片近距离互联，相较于传统可插拔方案具有高带宽、低延时、低功耗、小尺寸等优点，同时利用基于硅光的光引擎，CPO 使用经过验证的半导体制造技术和设计工艺实现了高水平的光学和电气设备集成，有望实现规模化生产、可靠性提高和成本的降低。

　　CPO 作为一种光电器件的先进封装技术，涉及系统架构、芯片制造和封装的升级，从运行原理上看，无论与ASIC 的接近程度如何，实现光电转换的高性能光引擎（PE/OE）都是 CPO技术的核心。

　　光引擎还通过其光接口光纤耦合器接收和传输光。来自激光二极管的未调制光首先通过光源引擎中的光纤耦合器耦合到 PIC。在通过驱动器控制调制器（MOD）后，携带信息的调制光信号通过光纤传输到目标光引擎。光信号由PIC 中的光电探测器（PD）检测并转换为电流。在 EIC 中，电流信号通过跨阻放大器（TIA）被放大并转化为电压信号。最后，电压信号通过电气通道从 EIC 传递到目标 ASIC。

　　CPO 技术出色的性能优势也让巨头们尝到了甜头，美国芯片大厂Marvell（美满电子）今年1 月宣布，公司在定制AI加速器架构上取得突破，整合了CPO 技术，大幅提升服务器性能。这种新架构能让AI 服务器能力实现拓展，从目前使用铜互联的单个机架内的数十个XPU，拓展到横跨多个机架的数百个XPU。

　　而IBM 同样在2024 年底时宣布实现一项重大CPO 技术突破，可以以“光速”训练AI 模型，同时节省大量能源。根据IBM 结论，这项CPO 技术可以将标准大模型的训练时间从3 个月缩短至3 周；并且，与中端电气连接相比，能耗降低了五分之四，数据中心互联电缆的长度可以从1 米延伸至数百米，大幅降低拓展生成式AI 的成本。

　　除此之外，英特尔、AMD、思科等均在近年OFC 展上推出CPO 原型机。

　　积极布局的中国企业

　　中国本就在光通信领域拥有不错的规模优势，而随着CPO 技术路线的崛起，国内头部厂商中际旭创、新易盛、天孚通信、光迅科技、剑桥科技、联特科技、博创科技等均已在CPO领域率先布局。锐捷网络、通宇通讯、中京电子、德科立、亨通光电等多家国内公司也透露有CPO 相关技术研发或业务进展。

　　不过由于目前的技术与产业链尚不成熟等原因，CPO 短期内难以大规模应用。但是随着AI 的快速发展以及下游应用场景的拓展和落地，CPO 需求有望快速提升，业内率先布局并具有较强实力的厂商有望获得发展先机。在新一轮AI 浪潮全面爆发的背景下，CPO 有望迎来高速发展。

关注读览天下微信， 100万篇深度好文， 等你来看……