面向低功耗、低成本和模拟设备 英特尔22nm FFL新工艺解析

　　英特尔在工艺上的进步是有目共睹的，自从英特尔开始设计半导体产品以来，通过工厂和产品联动的方式，英特尔不断地推进着半导体产业前进，不断地触碰着半导体产品的极限。不过，目前半导体产品已经变得非常多样化，单一的生产工艺并不能满足市场的需求，英特尔在高端工艺上的优势，在某些场合并不会带来显著的市场竞争力。因此，英特尔又开发了一系列面向特殊用途的工艺，其中就包括本文的主角：22nm FFL。

　　迄今为止，英特尔推出了2代基于FinFET的工艺，每一代技术又包含了不同的技术变体，比如14nm、14nmSoC、14nm+、14nm++等。所有这些工艺都专注于高性能数字逻辑处理器，适合专门从事制造处理器的公司选用。英特尔的模拟设计人员负责设计电路，例如PLL和PCI e部分等，这些电路对于针对模拟进行优化的现代SoC产品至关重要。在某些情况下，英特尔设计团队会设计一些新的数字电路模块，比如数字温度传感器、数字PLL等，但是英特尔只是在自己所需要的范围内工作，对于更广阔的市场而言，这显然是完全不够的。

　　为了满足更多客户的需求，包括自动化设计、模拟和射频集成电路产品的需求，位于俄勒冈州希尔斯伯勒市的英特尔逻辑技术开发团队提出了一种全新的工艺，被称作22nm FinFETLow-power，简称为22FFL，这是一种现有22nm工艺的变体，它的目的就是为了实现低成本、低功耗以及为大量模拟、射频客户提供代工业务。22FFL工艺放宽了部分要求，减少了对双重图案曝光的需求，从而起到降低成本的作用。与此同时，英特尔的工程师基本上将第二代和第三代FinFET的大量特性转移至22FFL上，并通过制造几何形状出色的鳍片和功能优异的金属层来提高整体芯片的性能和能耗比。在生产方面，英特尔的22FFL还拥有一个大型的晶体管库，包含三种高性能逻辑电路、三种低功耗逻辑电路、一种超低漏电逻辑电路、三种模拟电压电源、三个高电压器件以及各种无源器件等，为22FFL工艺快速商业化提供了可能。

　　22nm FFL的金属堆栈层有效降低了成本

　　在集成电路制造中，复杂的晶体管间层级和互联层结构一直是制造中的难点，尤其是利用金属堆栈连接各个不同层级的电路时，不但和良率紧密相关，还严重影响成本。英特尔在之前的22n m和14nm中设计了复杂的金属堆栈层，针对高性能S o C进行了专门优化，提供了不同间距的锥形金属层。虽然部分数据没有在图表中展示，但是这些层中的很多层还能够通过改变导线纵横比和绝缘介质的材料，以单独优化导线的电阻或者电容，实现芯片在更高频率或者更节能情况下的运行。

　　以22nm SoC工艺为例，英特尔在90nm的节点采用了双重曝光方案，以支持2D布线和复杂的布线结构。相比之下，由于沉浸式单次曝光的局限性，80nm间距下只能在一维方向上布线。最终看到的整个金属堆栈层有8个层级，最底层面向连接尺寸为90nm的多重图案，最顶层则是14000nm也就是0.014m m，这个尺寸已经可以直接和PCB基板做进一步的连接了。在14nm上，英特尔利用更多的层来缩放电路，使用了9层设计方案，金属互联的缩放更加明显，需要更多的光刻步骤，这都会增加晶圆制造的成本，造成浪费。

　　再来看新的22FFL工艺。新的22FFL和之前的工艺存在类似之处，包含了三个新的层，分别是180nm、720nm和1080nm三个。22FFL的主要特点是金属层间距都采用了整数倍数，比如基本都是90的整数倍数，并且针对低成本设计进行了优化。在最低的6层，英特尔采用了90n m的最小间距，并且没有采用多重曝光，这使得这类金属层的每一层仅使用单次曝光就可以完成，并且多层叠加也可以支持复杂布线。两个较厚的金属上层可以用于路由电源和接地，同时可以用于布置电感器和金属绝缘体、金属电容器这类重要功能模块。720nm的层是新定义的，上方1080nm间距的金属层可以从现有的工艺流程中重新使用。最后则是顶部的4000nm层，这个层也是全新设计的，专门供22FFL使用。

　　和之前的22nm SoC工艺相比，现代的EDA工具更容易实现22FFL的金属互联，并生成更密集的布局。因为使用大量类似的金属层并支持复杂的形状生成，可以有效避免设计规则的限制，以及实现跨越多层的分割形状一这都会影响到晶体管布局的密度，较低的密度会扩大芯片面积带来成本的提高，这和22FFL的初衷是背道而驰的。对于那些初次接触这套设计规范，还不熟悉英特尔高度限制性设计规则的代工客户，以及对时钟频率不敏感的类ASIC设计（比如调制解调器）而言，这一点尤其重要。如果选择英特尔自己的22nm和14nm工艺的话，将不得不小心翼翼地利用每层的独特特性，这对自动化工具来说是非常困难的。

　　新的高性能晶体管设计

　　在芯片金属堆栈相关情况介绍完成后，我们再来看看有关单个晶体管的规格和方案。从现有信息来看，英特尔22FFL和22nm SoC工艺几乎没有什么关系，而是来自于更先进的14nm和10nm工艺技术。22FFL和22nmSoC唯一共享的物理特性是相对宽松的108nm栅极间距，这使得栅极的长度更长，实际上22FFL的鳍片间距、高度、宽度可以和14nm制程相媲美。

　　英特尔给出了大量的细节图片展示其22FFL工艺。如图5所示，英特尔较老的22nm SoC工艺的晶体管是梯形的，这对于性能或者能耗比表现等并不理想，但是依旧好于平面晶体管。在14nm节点上，英特尔转向高度更高、更垂直的鳍片，并采用了一种称为鳍片掺杂的技术，能够有效改善晶体管的性能、可变性和漏电率等。22FFL晶体管和14nm晶体管共享几乎相同的垂直几何结构，有可能也使用了鳍片掺杂工艺。其中一个证据就是22FFL和14nm工艺的节点电压都为0.7V，相比之下22nm SoC的电压是0.75V。

　　22nm SoC和14nm SoC工艺一般会注入掺杂生产高Vt的晶体管，往往被用于低功耗、低漏电设备。但是，掺杂晶体管的特性常常增加了晶体管类型或者σVT的可变性。在典型的设计中，最慢的晶体管（拥有最高的Vt）在达到设计频率时的电压较高，这种较大的σVT会带来较高的电压并增加功耗。

　　为避免这个问题，通过使用不同的功函数金属（比如英特尔的10nm工艺和IBM的14nm FinFET工艺使用了类似的技术），22FFL晶体管以一种比较新颖的方式进行了调谐，从而提高了功率效率。英特尔22FFL工艺流程提供了几种不同的栅极长度和两种功函数金属来设置阀值电压，高性能晶体管包含了三种不同的栅极长度，分别是ULVT（32nm）、LVT（36nm）和LPLVT（44nm）；低漏电晶体管也就是HP、标准和LP三种，使用相同的栅极长度，但是用不同的功函数金属来提高阀值电压。这些高Vt晶体管实际上比低Vt晶体管具有更小的可变性并能够实现更低的工作电压，相比之下注入掺杂的高V t晶体管倾向于具有更差的可变性，工作电压也较高。英特尔宣称，最高的Vt单鳍片NFETs/PFETs的σVT为13mV/14mV，所有的六个数字晶体管占位面积相当，都使用108nm的栅极接触间距。此外22FFL工艺下，NMOS和PMOS的驱动电流要比22nm SoC工艺高得多，分别高出了57%和87%。

　　同时英特尔团队还设计了一种新的超低功耗逻辑晶体管（简称为LL），这种产品可以将永久导通逻辑晶体管的泄露降至最低。为了进一步提高Vt，新型LL晶体管的栅极长度比低功率晶体管的栅极长度更长、并且更大，需要144n m的栅极间距。它还采用了非常厚的栅极氧化层，类似于高电压I/O晶体管，可以降低漏电。对于NMOS和PMOS，新型LL晶体管的总漏电流低于0.5pA/μm和0.7pA/μm。相比之下，22nm SoC中宣称漏电率最低的ULP晶体管具有15pA/μm的亚阈值泄漏以及额外的源漏漏和接点泄漏，显然远远不如22FFL。在电路库方面，英特尔为22FFL提供了2个不同的电路库，其中一个是Mark Bohr博士公开的，高度为630n m，性能得到了优化；第二个则针对了密度进行调整，高度仅为540nm。

　　全新的存储器、模拟和射频模块

　　在存储器方面，通常是指SRAM，这种产品往往需要使用低泄露、高Vt的晶体管，因此英特尔为22FFL设计了一组新的三个SRAM单元，针对高密度场合的单元尺寸是0.087平方微米，针对大电流单元的尺寸为0.107平方微米，这两者都使用常规的低功耗晶体管完成。其中，前者采用的是单鳍片器件，以降低尺寸，后者使用了一些多鳍片器件但读写电流提升至前者的2倍。在晶体管中英特尔还加入了厚氧化物超低功耗逻辑晶体管，这种产品被用于极低泄露的单元，其泄漏电流低于1pA，只有常规高电流单元泄漏电流的1/28，不过其读取电流只有HCC单元的1/5。

　　新的位单元可以为中等大小的存储阵列提供最低小于0.5V的操作电压。通常人们使用HCC数据用于构建32Mbit的阵列，而HDC和HCC-LL用于较小的16Mbit阵列。从图6可以看出，低泄露HCC-LL在95%位置处的Vmin仅为0.71V。

　　除了逻辑晶体管外，22FFL还包括3个模拟和3个IO设备。长沟道模拟晶体管的栅极接触间距远大于数字器件，分别高达144n m、216n m和270n m，相比之下数字器件的这个数据分别是74nm、120nm、160nm。与22nm SoC工艺相比，新型晶体管的模拟品质因素提高了3.3~4倍。使用这些模拟晶体管，英特尔设计构建了一个3.2GHz的PLL，工作电压为0.85V，功耗为0.77mW，英特尔团队还为22FFL流程提供了多个射频指标。对于NMOS/PMOS而言，单位电流增益的频率报告是230GHz/238GHz，单位功率增益的频率是284GHz/242GHz，英特尔还在继续优化，预计这个数据将超过300GHz。

　　和模拟接口类似的是，22FFL的I/O晶体管所占的面积也比较大，栅极接触间距的距离高达216nm和270nm。但是英特尔使用了较厚的栅极氧化层来支持稳定的1.2V、1.5V和1.8V电压和外接操作。和22nm SoC工艺相比，22FFL工艺下IO晶体管的NMOS和PMOS的电流分别高出了33%和35%。3.3V器件方面，22FFL工艺下的I/O晶体管在性能上和14nm工艺相当。

　　对于无源器件而言，22FFL工艺在包括150um、175um和225um款的厚金属层中新增三种不同的电感器，所有的电感器品质因素都可达到28~31，分别提供0.17nH、0.22~0.26nH、0.33~0.45nH的电感容量。另外，金属绝缘体与金属电容器组件也能够对上层厚金属层和下层电容器提供支持，满足不同的需求。

　　22nm FFL工艺：目前深具潜力的工艺选择

　　英特尔的22F F L工艺将英特尔的工艺能力带入了一个全新的境界，并且和之前英特尔发布的各类代工工艺完全不同。之前的SoC工艺是从现有的高性能工艺转变过来的，SoC工艺只是增加了不同的晶体管制造过程，额外的晶体管类型、更多的互联选项和更丰富的无源器件集。比如14nm SoC支持多个晶体管间距（高速逻辑电路为70nm、ULP为84nm），并引入了高密度单鳍片S R A M单元，其互联堆栈部分也是如此，省去了56nm的M3层，并可以使用多种现有的附加金属层。由于脱胎于高性能工艺，英特尔之前的SoC工艺在市场适应程度上可能还存在一些问题。

　　22F F L虽然从名字上看起来和22nm SoC相近，但是实际上更多地利用了14nm和10nm的工艺成果，并增加了独特的特性，比如4um间距的金属层。新的工艺以一种更加适合模拟、射频和代工应用的新方法进行整合。从某种意义上说，英特尔的22FFL拥有更多的自由度，因此能够为第三方客户开发一个灵活的流程，从而实现低功耗。虽然22FFL相比之前的工艺更具有成本效益，但客户的实际成本也取决于英特尔的制造业务，英特尔更倾向于建立比TSMC更小一些的晶圆厂，因此其成本尚无法估计。

　　22FFL工艺的推出，表明英特尔可以超越制造高性能数字逻辑处理器这个它最熟悉的领域，并且能够放下身段适应市场变化。不过，相关技术的先进性最终都必须得转化为产品，英特尔目前还没有透露任何以22FFL制造的相关产品计划，但是市场营销已经开始了。最初的重点放在22FFL为物联网和移动芯片代工方面，后来则开始进一步强调移动芯片和射频芯片等。从技术上来说，22FFL可能非常适合无线调制解调器，比如4G、WiFi和蓝牙芯片等，甚至可能是P C芯片组。虽然宣传和技术已经走在了前面，但是迄今为止还没有任何一家厂商宣布将使用英特尔的新工艺。同时最新消息显示，由于英特尔的10nm制程可能又要延迟至2019年，因此英特尔在2018年可能还需要投入更新版本的14nm工艺，这样一来英特尔对14nm工艺的需求会大增，毕竟10nm未投产，14nm依旧是主力，这会挤占英特尔有限的代工资源，可能会影响到22FFL工艺的客户和实际投产时间。具体情况如何，还得等待情况的进一步发展才能知道了。

　　文/李实